

JP362048028A ✓

Mar. 2, 1987

L3: 19 of 35

FORMING METHOD FOR FIELD OXIDE FILM

INVENTOR: TSUCHIYA, NORIHIKO  
USAMI, TOSHIRO  
APPLICANT: TOSHIBA CORP  
APPL NO: JP 60187502  
DATE FILED: Aug. 28, 1985  
INT-CL: H01L21/322; H01L21/76; H01L21/94

ABSTRACT:

PURPOSE: To enhance a withstand voltage and to reduce a leakage current by ion implanting to the center of a field region as the pretreating step of oxidizing a field to form a deep oxide film.

CONSTITUTION: An SiO<sub>2</sub> film 2 and further an Si<sub>3</sub>N<sub>4</sub> film 3 are formed on a silicon substrate 1, a resist pattern is masked, only the film 3 is removed to expose the SiO<sub>2</sub> film 2a. Then, the center 2b of the exposed film 2 remains, a photoresist mask 4 is formed on the entire substrate, and ion implanted as designated by 5. The implanted Si ions form an implanting defect 6. Thereafter, the mask 4 is separate, the mask 3a is used, and a field oxide film 7 is formed by wet oxidizing. The center ion implanted as designated by 5 is further deeply oxidized to form the film 7 deepened only at the center 7a. The defect 6 repeats vanishing, combining and condensing in the oxidizing step, and getters a lattice defect in the pattern edge of the field oxide film. The film 3a is eventually removed.

COPYRIGHT: (C)1987, JPO&Japio

JAPAN 1028

equates - Si, Ar, Oxygen

⑬ Int. Cl.

H 01 L 21/322  
21/76  
21/94

識別記号

庁内整理番号

J-7738-5F  
M-7131-5F  
6708-5F

⑭ 公開 昭和62年(1987)3月2日

審査請求 未請求 発明の数 1 (全4頁)

⑮ 発明の名称 フィールド酸化膜の形成方法

⑯ 特 願 昭60-187502

⑰ 出 願 昭60(1935)6月28日

⑱ 発 明 者 土 屋 憲 彦 川崎市幸区小向東芝町1 株式会社東芝総合研究所内  
⑲ 発 明 者 宇 佐 美 俊 郎 川崎市幸区小向東芝町1 株式会社東芝総合研究所内  
⑳ 出 願 人 株 式 会 社 東 芝 川崎市幸区堀川町72番地  
㉑ 代 理 人 弁 理 士 諸 田 英 二

# 明 書

## 1. 発明の名称

フィールド酸化膜の形成方法

## 2. 特許請求の範囲

- 1 シリコン半導体基板上に酸化膜及び窒化膜を順次形成する工程と、基板のフィールド領域となる部分上方の窒化膜の一部を除去して該酸化膜を露出させるとともに窒化膜の残部を選択酸化のマスクとして残す工程と、上記露出した酸化膜を通して上記基板のフィールド領域のうち中央部のみにSi、O又はAlいずれかのイオンをイオン注入して該中央部に注入欠陥を形成する工程と、上記窒化膜のマスクを用いて基板フィールド領域の選択酸化をし、該中央部において深くなった形状のフィールド酸化膜を形成するとともに該フィールド酸化膜の周辺近傍などに発生する格子欠陥を上記注入欠陥にゲッタリングさせる工程を含む半導体装置におけるフィールド酸化膜の形成方法。

## 3. 発明の詳細な説明

### 〔発明の技術分野〕

本発明は、半導体装置におけるフィールド酸化膜の形成方法に関し、詳しくは酸化前にゲッタリング欠陥領域を形成するという前処理工程を付加することにより改良したフィールド酸化膜の選択酸化方法に係るものである。

### 〔発明の技術的課題〕

従来、選択酸化(LOCOS)法によるフィールド酸化膜の形成方法は、以下に示す方法で行われている。これを、第2図(a)～(d)の工程図を参照して説明する。

まず、第2図(a)のように、シリコン基板1の上に厚さ約100ÅのSiO<sub>2</sub>膜2をドライ酸化法で形成し、次にこのSiO<sub>2</sub>膜2上に600～3000ÅのSi<sub>3</sub>N<sub>4</sub>膜3をCVD(化学気相成長)法により形成する。

次に、Si<sub>3</sub>N<sub>4</sub>膜3の上に、フィールド領域に対応して開口するレジストパターンをリソグラフィ技術により形成し、第2図(b)のように、

フィールド領域上方の Si, N. 膜を SiO<sub>2</sub> 膜をエッチング除去し、Si, N. 膜 3a 及び SiO<sub>2</sub> 膜 2a からなる選択層化のためのマスクを残してフィールドバタニングを行う。

その次に、第2図(c)のように、成された Si, N、膜3と SiO<sub>2</sub>、膜2とをマスクとして、基板のフィールド領域には、ウェット酸化により 1μm 以上のフィールド酸化膜を形成する。

そして最後に、図 2 図 (d) のように、マスク 3a, 2a を除去して素子分離を完成する。マスクを除去した後の基盤部分には素子形成がなされ平準化膜層が形成される。

【青島技術の要約点】

前記従来の選択酸化法では、シリコン基板とフィールド酸化膜(SiO<sub>2</sub>膜)の間の熱膨張率の差から、特にフィールド酸化膜の周縁界面(パターンエッジ)において熱応力が発生する。フィールド酸化膜の耐圧を高くするためなどにより、その界面応力が極度に大きくなると、絶縁膜クラックの原因となり、あるいは不純物拡散の時にパ

もので、即ち、基板のフィールド領域上方の Si、N、酸を除去してそこに SiO<sub>2</sub>、酸を露出させた後、露出した SiO<sub>2</sub>、酸表面に、基板フィールド領域のうち中央部のみ開口しイオン注入を可能にするレジストパターンをリソグラフィ技術で形成し、次に該レジストパターンをマスクとして Si、O 又は Ar いずれかのイオン注入を行ってフィールド領域中央部の所定深さ部分に注入欠陥部分を形成する。引続く選択酸化工程により、フィールド酸化膜のパターンエッジに特に見生する格子欠陥を注入欠陥部分にグッタリングさせるとともに、該中央部において選択酸化が進行して厚く基板に滲り込んだ形状のフィールド酸化膜が形成されることにより、高耐圧でリーク電流の少ない素子分離特性が可能になった。

【兎明の実施例】

以下に、本発明方法の一実施例を図1図(a)～(d)の工程図を参照して具体的に説明する。第1図の各図は束子断面を示したものである。

まず、第1図(a)のように、シリコン基板1

ターンエッジでの異常現象、電極形成時、エッチング時の異常を注意しこしたりする。

また、シリコン基板とフィールド酸化膜の間の熱膨張率の差は、基板に歪みを生じしめ、その結果基板に欠陥や転移が発生するために素子の信頼性が低下し、特に熱サイクル等による歪みの下での劣化が接合のリーク電流及びパターンエッチにおけるリーク電流の増加を生じさせて歩留り低下の要因となっている。

【 展 望 の 目 的 】

本発明の目的は、フィールド酸化の荷役理工程としてフィールド領域中央部にイオン注入を行うことにより、深い酸化膜を形成させて絶縁膜としての耐圧を高めるとともに、パターンエッジの欠陥をイオン注入部に発生した欠陥領域にグッタリングさせることにより、リーク電流を低減することができるフィールド酸化膜の形成方法を提供しようとするものである。

【見聞の概要】

本説明は、上記目的を達成するためになされた

上に厚さ 500Å の SiO<sub>2</sub>、膜 2 をドライ酸化法で、さらに SiO<sub>2</sub>、膜 2 上に厚さ 1000Å の Si<sub>3</sub>N<sub>4</sub>、膜 3 を CVD 法で形成する。この工程は、従来の蒸気酸化法におけるのと同じである。

次に、レジストパターン（図示せず）によってマスクし、基板フィールド領域上方のSi、N、酸のみをプラズマエッチングによって除去し、第1層(b)のようにフィールド領域上のSiO<sub>2</sub>、酸2aを露出させる。この際、従来の方法と異なりフィールド領域上にSiO<sub>2</sub>、酸2を露出のは、基板の汚染を防ぐ保護層とするためである。

その次に、図1図(b)において、露出したSiO<sub>2</sub>、図2のフィールド領域上の中央部2bを残して、基板全面にフォトレジスト(KTR)の注入マスク4を形成する。そして注入マスク4を用いSi<sup>+</sup>イオンを加速電圧180keV、密度 $2 \times 10^{16} / \text{cm}^2$ でシリコン基板のフィールド領域中央部にイオン注入5する。イオン注入5されたSi<sup>+</sup>イオンは、SiO<sub>2</sub>、図2bを透過してシリコン基板1の深さ1000Åのところに注入欠陥6を形

成する。

その後、第1図(c)に示すように、注入マスク4を剥離して、Si、N、膜のマスク3aを用い、1100℃、2時間のウェット酸化を行って厚さ1.2 $\mu$ mのフィールド酸化膜7を形成する。イオン注入5を受けたフィールド領域中央部は、さらに0.3 $\mu$ m酸化が深く進行して、従来のフィールド酸化膜と異なり、この中央部7aのみ深くなった形状のフィールド酸化膜7が形成される。また、この酸化の過程で、注入欠陥6は、析出、合体、凝縮を繰り返すとともに、フィールド酸化膜のパターンエッジにおける格子欠陥をグッタリングする。

最後に、第1図(d)に示すように、選択酸化のマスクとしたSi、N、膜3aを除去しフィールド酸化膜7が完成する。

#### 【発明の効果】

本発明のフィールド酸化膜の形成方法によれば、第一に、フィールド酸化膜のパターンエッジにおけるリーク電流が減少した半導体装置が得られる。

第1図(d)のフィールド酸化膜が完成し、Si、N、膜を除去したあとのp型異分子形成領域にn<sup>+</sup>層を形成し、多数のn<sup>+</sup>-p接合のリーク電流値を測定してその傾度と求め(第3図(a))、一方従来の工程のフィールド酸化膜についての同様測定値と比較した(第3図(b))。


本発明方法の第3図(a)の傾度と、従来の方法の第3図(b)の傾度とを比較してわかるように、本発明方法は従来の方法にたいしてリーク電流がほぼ1/3であることがわかる。それは、リーク電流の発生原因であるパターンエッジにおける格子欠陥がグッタリングによって減少した結果の現象である。

本発明方法によれば、第二に、接合部の分離耐圧を測定してみると、本発明方法によるものは、35V、従来の方法によるものでは23Vであって、良好な絶縁分離特性が実現されていることがわかる。このように高耐圧のフィールド酸化膜の得られることは、異分子設計の自由度が高まることをも意味する。

#### 4. 図面の簡単な説明

第1図(a)～(d)は本発明のフィールド酸化膜形成方法の工程を説明する異分子断面工程図、第2図(a)～(d)は従来のフィールド酸化膜形成方法の工程を示す異分子断面工程図、第3図(a)及び(b)は本発明方法の効果を説明するグラフである。


1…シリコン基板、2…酸化膜、3…窒化膜、3a…窒化膜マスク(選択酸化用)、4…注入マスク、5…イオン注入、6…注入欠陥、7…フィールド酸化膜、7a…フィールド酸化膜の中央部。



特許出願人 株式会社 東 芝  
代理人 弁理士 堀田 英二




第 1 図




第 2 図

(a)



(b)



第 3 図

[Translation]

1

(19) Japan Patent Office (JP)

(12) Patent Release (A)

(11) Patent Application Release

Sho.62(1987)-48028 ✓

(43) Release Date: Mar. 2, 1987

(51) Int.Cl.	Identification No.	Agency Control No.
H 01 L 21/322		J-7738-5F
21/76		M-7131-5F
21/94		6708-5F

Examination Request: Not yet requested  
Items in Application: 1 (Total 4 pages)

---

(54) Name of Invention: Method of Forming Field Oxide Film

(21) Patent Application: Sho.60(1985)-187502

(22) Application Date: August 28, 1985

(72) Inventor: Norihiko Tsuchiya  
c/o Toshiba General Laboratory  
#1 Komukai-Toshiba-cho  
Saiwai-ku, Kawasaki-shi  
Kanagawa Prefecture [Japan]

(72) Inventor: Toshiro Usami  
[ same address ]

(71) Applicant: Toshiba Corporation  
72 Horikawa-cho, Saiwai-ku  
Kawasaki-shi, Kanagawa Pref.  
[Japan]

(74) Agent: Hideji Morota, Patent Attorney

#### Specifications

1. Name of Invention: Method of Forming Field oxide Film

2. Scope of Patent Application

1. A method of forming a field oxide film in a semiconductor device that includes --

.. a process to form a silicon film and a nitride film sequentially on a silicon semiconductor substrate,

.. a process to remove part of the said nitride film on the substrate's upper part that will be the field region so as to expose the said oxide film and leave the rest of the said nitride film as a mask for the selective oxidizing,

.. a process to [verb unclear] the above-noted exposed oxide film, implant ions of silicon, oxygen or argon only at the center of the above substrate's field region and form implant defects in the said central area, and

.. a process to selectively oxidize the substrate's field region by using the above nitride mask, thus forming a thickened field oxide film in the said central area while gettering at the above implant-defect sites the lattice defects generated near the edges of the said field oxide film.

### 3. Detailed Explanation of Invention

**Invention's Technical Area:** This invention bears on a method of forming a field oxide film in a semiconductor device, and specifically bears on a method of improved selective oxidation of field oxide film by the addition of a pre-treatment process of forming a gettered defect region before oxidizing.

**Invention's Technical Context:** Usually, the method of forming field oxide film by selective oxidation (LOCOS) is done as indicated below. This will be explained while referring to process diagrams Figures 2A(a)~(d).

First, as in Figure 2(a), one forms silicon dioxide film 2 about 100Å thick on silicon substrate 1 by dry-etching, and then forms 600~3000Å of silicon nitride film 3 on the above film 2 by CVD (chemical vapor deposition).

Next one uses lithographic techniques to form a resist pattern on film 3 that makes an opening corresponding to a field region and, as in Fig. 2(b), etches away the silicon nitride/silicon oxide films on the upper part of the field region and does field patterning with the silicon nitride and silicon oxide remaining as a mask for selective oxidation.

Then, as in Fig. 2(c), with the remaining silicon nitride film 3a and silicon dioxide film 2a as a mask, one uses wet oxidation to form a 1μm field oxide film on the field region of the substrate.

3

Then finally, as shown in Fig.2(d), one removes masks 3a and 2a to complete an element-separation film. Thus forming the element on part of the substrate after removal of the mask completes the semiconductor device.

**Problems with Current Technology:** With the above-noted usual selective-oxidation method, thermal stress is created by differences in thermal expansion rates between the silicon substrate and field oxidized film ( $\text{SiO}_2$  film), especially at the border interfaces (pattern edges) of the field oxide film. If such interface stress becomes very high due to such things as the field oxide film's dielectric strength, it becomes the source of dielectric-layer cracks, abnormal phenomena during patterning when diffusing impurities and other abnormalities during electrode formation and etching.

Again, differences in thermal expansion rates between the silicon substrate and the field oxidized film causes stress on the substrate or results in defects and dislocations arising in the substrate, so that the element's reliability drops off, and in particular warping due to heat cycles and the resulting deterioration leads to leaked current at junctions and increased leaked current at pattern edges--all of this causing a lower throughput.

**Aim of Invention:** The aim of this invention is to provide a method of forming a field oxide film that can use ion implanting in the field region's central area as a pre-treatment process in field-oxidation in order to raise the dielectric strength of a thick oxide film formed as a dielectric film and can apply gettering of defect regions generated in ion-implanted areas at the pattern edge in order to lessen leaked currents.

**Outline of Invention:** This invention is one created to achieve the above-stated aim. That is, after removing silicon nitride film from the upper part of the substrate's field region to expose the silicon dioxide film there, one opens up just the central part of the substrate's field region and forms a resist pattern by lithographic techniques to enable ion implanting. Next one uses the resist pattern as a mask in ion implanting silicon, oxygen or argon to form an implant-defect area to a prescribed depth at the center of the field region. One goes on to use selective oxidation to do implant-defect-area gettering of lattice defects that are especially generated at the pattern edges of the field oxide film; and by forming a field oxide film of a shape deeply penetrating the substrate by the selective oxidation



proceeding in the said center area, element-separation traits become possible that have dielectric strength and little current leakage.

#### Examples of Applying Invention

In the following, we will concretely explain one example of applying this invention's methods, while referring to the process diagrams of Figures 1(a)~(d). Each of the Figure 1 diagrams is a cross section of the element.

First, as in Figure 1(a), we used dry-oxidation to form 500Å-thick silicon dioxide film 2 on a silicon substrate and also used CVD to form 1000Å-thick silicon nitride film 3 on silicon dioxide film 2. This process is identical to those using the usual selective oxidizing methods.

Next, with a resist pattern as a mask (not shown in figure), we used plasma etching to remove just the silicon nitride film in the substrate's upper field region and so exposed silicon dioxide film 2a in the field region, as shown in Figure 1(b). Here the process differs from the usual method in that we left silicon dioxide film 2 on the field region to make a protective film that would prevent contamination of the substrate.

After that, in Figure 1(b), we left center area 2b of the exposed silicon dioxide film 2 on the field region and formed a photo-resist (KTR) implanting mask 4 on the entire substrate surface. Then we did ion-implant 5, using implant mask 4, at the center of the silicon substrate's field region, implanting silicon ions at an acceleration voltage of 180keV and density of  $2 \times 10^{16}/\text{cm}^2$ . The silicon ions implanted penetrated silicon dioxide film 2b to form implant defect 6 to a depth of 1000Å in silicon substrate 1.

Then, as in Figure 1(c), we peeled off implant mask 4 and, using silicon nitride film 3a as a mask, did wet oxidation at 1100°C for two hours to form field oxide film 7 1.2μm thick. The field region center with its ion-implant 5 proceeds to get a 0.5μm oxide film and--as distinct from the usual oxidized field film--that forms oxide field film 7 with only its central area 7a thickened. In the course of this oxidation, implant defect 6 undergoes repeated reducing, combining and solidifying, while the lattice defects at the pattern edge of the oxidized field film undergo gettering.

Finally, as shown in Figure 1(d), we remove silicon nitride film 3a used as a selective-oxidizing mask and so complete field oxide film 7.

#### Effects of Invention

With this invention's method of forming a field oxide film, one gets, first of all, a semiconductor device wherein the leaked voltage has been reduced at the field oxide film's pattern edges. Having completed the Figure 1(d) field oxide film, we removed the silicon nitride film and formed an  $n^+$  trough [?? Text unclear -- Translator] p-type element-forming region and measured the leaked current values of many  $n^+$ -p junctions to find their frequency (Figure 3[a]), and we compared those to similar measurements on field oxide films from the usual processing. (Figure 3[b])

As one learns from comparing frequencies in Figure 3(a) from this invention's methods to frequencies in Figure 3(b) from the usual methods, this invention yields nearly one third the leaked current. That is a phenomenon of having used gettering to reduce lattice defects at pattern edges, the cause of leaked current arising.

Secondly, by measuring interjunction dielectric strength, we found that from this invention was 35V, while that from usual methods was 23V, showing that it gave good insulating and separating traits. Obtaining a field oxide film with such high dielectric strength also means increasing one's freedom in designing element separation.

#### Simple Explanation of Figures

Figures 1(a)~(d) are diagrams of element cross sections illustrating the method of forming this invention's field oxide film.

Figures 2(a)~(d) are diagrams of element cross sections illustrating the usual method of forming field oxide film.

Figures 3(a)~(b) are graphs showing this invention's effects.

- |   |  |
|---|--|
| 1 ... Silicon substrate                                   | 5 ... Ion implantation                     |
| 2 ... Oxide film  | 6 ... Implant defect                       |
| 3 ... Nitride film  | 7 ... Field oxide film                     |
| 3a ... Nitride film mask<br>(from selective<br>oxidation) | 7a ... Central area of<br>field oxide film |

Patent applicant:

Toshiba Corporation

Agent:

Hideji Morota, Patent Attorney